Tutti gli attuali dischi a stato solido in commercio sono costituiti da un PCB su cui sono saldati un numero variabile di chip NAND flash di tipo MLC o SLC.
Le interconnessioni elettriche tra i vari chip sono circa 1500 in un SSD formato da 64 chip. I ricercatori della Keio University sono riusciti a ridurre questo numero a circa 200 mediante l’impiego dell’accoppiamento induttivo.
Con questa tecnica, i chip comunicano tra loro in modalità wireless: gli unici collegamenti fisici riguardano l’alimentazione, la massa e il controllo, cioè 3 soli fili per ogni chip invece dei soliti 25.
Gli SSD potrebbero quindi essere prodotti secondo una struttura tridimensionale, impilando uno sopra l’altro i chip di memoria e il controller, ottenendo una riduzione di 1/8 della scala di integrazione, 1/40 dell’area riservata ai circuiti di comunicazione e del 50% del consumo di energia.
Usando una particolare schermatura è stato possibile limitare le interferenze (crosstalk) tra i vari chip, mentre il metodo di trasmissione a pacchetti abbinato ad un sistema di comunicazione multiplex ha permesso di utilizzare i circuiti di memoria esistenti e condividere i dati e i segnali di controllo.
Il prototipo testato è realizzato con tecnologia CMOS a 180 nanometri ed è composto da sei chip spessi 60 micrometri.
Se vuoi aggiornamenti su In futuro SSD con chip NAND wireless inserisci la tua email nel box qui sotto: